高速信号完整性工程师

该职位来源于猎聘 SIPI工程师 Key Responsibilities: 1.负责 800G / 1.6T DAC / ACC / AEC 产品的信号完整性设计与仿真，覆盖 100G/lane（Nyquist ~26.6GHz）与 200G/lane（Nyquist ~53GHz）PAM4 通道。 1.建立并优化端到端通道模型：连接器、金手指、过孔、封装、走线的 3D 电磁建模与S 参数提取。 2.进行插入损耗、回损、近/远端串扰（NEXT/FEXT）、COM、ERL 等指标预算与仿真，确保满足对应规范。 3.依据 IEEE 802.3ck / 802.3dj、OIF-CEI-112G / 224G 及 OSFP / QSFP-DD MSA 完成一致性（compliance）评估。 4.设计并优化叠层、材料、过孔/背钻、参考平面与去耦方案；对 CTLE / FFE / DFE 等均衡与FEC 影响做通道级评估。 5.负责电源完整性（PI）：PDN 阻抗设计、去耦电容选型与布置、目标阻抗与电源噪声评估。 6.与实测团队协同：TDR / VNA 测量、S 参数去嵌（de-embedding）与仿真-实测相关性分析。 Qualifications: 1.电子信息相关专业本科。 2.5年以上SI/PI 经验，做过 ≥50GBaud PAM4 或 100G+/lane 通道分析。 3.熟练使用 3D 电磁场仿真工具（HFSS、Simbeor、Sonnet 等）与通道/系统仿真工具（ADS、HyperLynx、SPB 等）。 4.深入理解 PAM4 信令、均衡架构（CTLE/FFE/DFE）、FEC 及其对链路预算的影响。 5.熟悉 S参数、TDR、眼图 / BER、COM / ERL 等分析方法与相关标准指标。 6.具备 VNA / TDR 实测与仿真相关性经验，能定位阻抗、串扰、谐振等问题根因。 7.加分项： - 有 OSFP / QSFP-DD、DAC / ACC / AEC或224G/lane 产品经验。 - 熟悉 OIF-CEI、IEEE 802.3 系列规范细节及一致性测试流程。 - 有连接器 / 封装建模、去嵌方法开发经验。 - 有 Retimer / Redriver 方案链路预算与选型经验。