CPU 系统架构暨韧体工程师

该职位来源于猎聘 岗位职责： 1、CPU 系统架构设计：主导车用 SoC 之 CPU Subsystem 软件架构规划，定义与 Platform 对接规格（Memory Map、Interrupt Map、Interconnect、Power/Reset Domain、Debug/Trace、Boot 流程），并产出软硬件接口规格文件； 2、 CPU 启动流程开发：实作 Reset Vector、SRAM/DRAM 与 Cache/MPU 初始化、多核心 Bring-up、多阶段 Bootloader 与 Secure Boot Chain； 3、 RTOS 核心移植与优化：负责 RTOS Kernel 移植、Context Switch 与 Exception/Interrupt 路径实作，进行中断延迟与实时性调校；规划可延伸的 BSP 架构以支持 Zephyr 及不同 AUTOSAR Vendor 平台； 4、Type-1 Hypervisor 设计：设计轻量级 Hypervisor 之 VM 隔离架构、Stage-2 内存保护、虚拟中断与定时器、资源分派与 Device Passthrough，实现 Mixed-Criticality（如 Safety 与 Non-Safety Domain）共存； 5、 安全与功能安全机制设计：规划 System MPU / SMMU 与 TrustZone 隔离策略，建立符合车规 ASIL 需求之隔离、Freedom from Interference 与错误处理机制。 6、系统级除错与效能优化：透过 Trace 与 Performance Counter 进行 CPU/Cache/Memory 效能剖析，协同 IC Design 与 Platform 团队解决系统级议题并回馈至下一代架构定义。 任职要求： 1、精通 C 与 Assembly，具备扎实的 CPU 架构与系统级软件开发能力； 2、熟悉 ARMv8-R / ARMv8-M 或 RISC-V 架构； 3、深入理解 Exception Level / Privilege Mode、MPU（PMSA）/ PMP、Cache/TLB 维护、Memory Ordering 与 Barrier 机制； 4、熟悉 CPU Boot Flow 与 Bootloader 开发（ROM Code、多阶段 Boot、Multi-core Bring-up； 5、具备 Secure Boot Chain 实作经验； 6、具备 RTOS 通用核心知识（非局限单一 RTOS）：Scheduler 设计、Context Switch、Exception/Interrupt Handling、Priority Inversion； 7、具备 RTOS Porting 与 BSP 开发经验（Zephyr 经验者佳）； 8、熟悉虚拟化机制：ARMv8-R EL2 / MPU-based Stage-2 或 RISC-V H-extension、虚拟中断（vGIC/vCLIC）、vTimer、Device Passthrough 与 Spatial/Temporal Isolation； 9、具备 Type-1 轻量级 Hypervisor / Partitioning Hypervisor设计、移植或自研经验； 10、熟悉 System MPU / SMMU(IOMMU) / IOPMP / TrustZone 等内存保护与安全隔离机制者佳； 11、熟悉中断控制器（GIC / PLIC / CLIC）、AMBA 总线（AXI/ACE-Lite/CHI）与 Cache Coherency 机制； 12、熟悉车用软件架构与流程：AUTOSAR Classic Platform（OS / MCAL / RTE）、与不同 AUTOSAR Vendor（Vector / ETAS / EB 等）之整合经验； 13、了解 ISO 26262（ASIL）、ASPICE、MISRA C 者佳； 14、具备 SoC 软硬件接口规格（SW/HW Interface Spec）撰写、系统架构文件产出与跨部门（IC Design / Platform / 客户）协同定义能力； 15、具备 Trace32 / JTAG / ETM Trace / Performance Counter 等低阶除错与效能剖析工具实务经验。