高速PCB Layout工程师

该职位来源于猎聘

Key Responsibilities: 1.负责 OSFP、QSFP-DD 等封装的 DAC / ACC / AEC 产品 PCB Layout，覆盖 100G/lane（106.25Gbps PAM4）及 200G/lane（212.5Gbps PAM4）高速通道设计。 2.完成从连接器（OSFP / QSFP-DD金手指、paddle card）到 Retimer / Redriver / 驱动芯片的高速差分对布线，控制阻抗、对内 / 对间等长、差分对隔离与参考平面完整性。 3.与SI/PI工程师协同定义叠层（stackup）、材料选型（低损耗基材）、过孔与背钻（backdrill）方案、反焊盘（anti-pad）与残桩（stub）控制。 4.负责金手指区、连接器 breakout 区、BGA fanout 等关键区域的高密度布线，把控串扰、回流路径与阻抗突变。 5.AEC 产品涉及软硬结合板（rigid-flex）时，负责弯折区布线与叠层设计。 6.输出符合 DFM / DFA 要求的设计，与 PCB 厂、CM 对接工艺能力（线宽/线距、孔径、背钻精度、阻抗公差）。 Qualifications: 1.电子信息相关专业本科。 2.5 年以上高速 PCB Layout 经验，独立完成过 ≥28Gbps NRZ 或 ≥50GBaud PAM4 以上产品的量产设计。 3.熟练使用 Cadence Allegro 或 Siemens Xpedition，能自主完成约束驱动布线（constraint-driven routing）。 4.深入理解受控阻抗、差分对布线、参考平面切换、回流路径、过孔优化、背钻等高速设计原理。 5.熟悉低损耗高频基材（如 Megtron 6/7/8、Tachyon、I-Speed 等）及其对布线的影响。 6.熟悉光模块/高速线缆或类似小尺寸、高密度、极限速率产品的布局约束。 7.加分项 - 有 OSFP / QSFP-DD、DAC / ACC / AEC 或 100G+/lane 产品直接经验。 - 有软硬结合板、HDI、任意层互联（any-layer）设计经验。 - 熟悉 Retimer 方案（Broadcom、Marvell、Credo、Astera 等）的布局与电源布置。 - 能读懂SI仿真结论并据此优化布线（阻抗、串扰、损耗）。