SerDes 模拟设计(A21557)

该职位来源于猎聘 职位描述：

• 亲自主导 Serdes 及其他模拟 IP 的设计与开发。
• 分析各类混合信号技术，以实现低功耗、高性能及面积优化。
• 在先进工艺节点下，为高速 PHY IP 开发全定制模拟电路宏单元。
• 与芯片测试和调试专家协作，完成仿真与芯片实测的关联性验证。 职位要求： 候选人需拥有电子工程硕士或更高学位，具备 6 年以上混合信号模拟电路、时钟与数据路径电路的实操设计经验。 关键资质：
• 精通晶体管级电路设计及 CMOS 设计基础原理。
• 深入掌握射频模块设计，如 VGA（可变增益放大器）、CTLE（连续时间线性均衡器）、ADC（模数转换器）、PLL（锁相环）、CDR（时钟数据恢复）、PVT（工艺电压温度）补偿电路、带隙基准源及上 / 下变频器。
• 具备基于电荷泵的 PLL、分数 N 分频 PLL、数字 PLL、晶体振荡器及本振（LO）生成电路的设计经验。
• 熟练掌握高速数字电路设计及时序 / 相位噪声分析。 优先考虑经验：
• 具备各类 SERDES 子电路（如 VGA、CTLE、ADC、PLL、CDR 等）的详细设计经验。
• 拥有定制数字电路设计及优化模拟 / 数字交互的经验。
• 理解可靠性设计、布局效应及 ESD（静电放电）问题。
• 精通原理图输入、物理布局及设计验证工具。
• 具备 SPICE 仿真器及仿真方法的使用经验。