DRAM回路設計エンジニア

＜当社について＞

ChangXin Memory Technologies（CXMT）株式会社は、世界をリードする総合メモリメーカーであり、ダイナミックランダムアクセスメモリ（DRAM）の設計、研究開発、生産、販売を専門としています。2016年に設立されたCXMTは、卓越した技術力と革新的な精神により、モバイル、コンピューティング、サーバーなどの分野を含む世界的なDRAM市場で急速に成長しています。本社は安徽省合肥市にあり、国内外に複数の研究開発拠点や支社を展開し、グローバルな事業展開を推進しています。

ChangXin Memory Technologiesジャパン株式会社は、そのグローバル戦略の一翼を担う重要な拠点として、日本の優れた技術者の方々と共に、世界最先端のDRAM開発を推進しています。

横浜を拠点に、DRAM製品の回路設計、レイアウト設計、検証業務など、多岐にわたるR&D活動を展開しており、日本のエンジニアが持つ高い技術力と経験が、私たちの成長の原動力となっています。

業務内容及び職責(Job Responsibilities)

1, DRAM製品における回路設計

• Array回路設計

DRAM Array, Rowデコーダ、Columnデコーダ、ワード線ドライバ、センスアンプなど

• 周辺回路設計

コマンドデコーダ、Row/Colコントロール回路、データBus、DFT回路、Fuse回路など

2, デザインチーム、プロセスチームおよびテストチームと協力し、各種タイミング仕様、プロセス選定、内部電源仕様、各種レイアウト仕様等の製品仕様の決定を行う

3, ターゲット仕様を満足するよに各種新規回路の提案や改善策の検討を積極的に実施する。

4, レイアウトチームと協力してフロアプランを決定やPost-Simulaitonを実施する。

5, デザインチームと協力し、各種Spice検証、Verilog検証、レイアウト検証を実施し、責任をもって期限通りに設計を完了させる

6, テストに関する仕様書を作成し、テストチームのサポートをする。またシリコン評価においても責任をもって解析をサポートする。

応募資格

【必須（MUST）】

1, 電気工学、材料工学、物理学、もしくはこれらの関連分野の大学卒業

2, 半導体回路/レイアウト/デバイスの基礎知識

3, 回路設計2年以上経験あり

4, 下記設計ツールの経験(いずれか)

Cadence/Virtuoso/Spice simulation(HSPICE,FineSim,nanoSpice,spector)/Verilog-HDL/StarRC/RSCALC

【歓迎（WANT）】

歓迎(WANT)

1 DRAM製品設計経験者

2 ミックスドシグナル回路経験者、Flashメモリ製品経験者、その他メモリ製品も含む

3 英語、中国語でのコミュニケーション

そのほか

新卒の方は、公式ウェブサイトよりご応募いただけますようお願い申し上げます