株式会社エーディーシー

仕事内容:
①製品企画・性能設計への参画 製品コンセプトの立ち上げ段階から関与し、仕様策定・性能目標の設定に携わります。
②HDLを使用したFPGA・ゲートアレイ設計 VHDLまたはVerilogを活用して、電子計測器の高速・高精度なデジタル処理回路を設計します。学習経験を実務で一気に深化させられるポジションです。
③マイコン回路・各種I/F回路の設計・設計検証 マイコン周辺回路や各種インターフェース回路を担当し、論理設計から実機検証まで一貫して進めます。
④アナログ回路との協調設計 AD/DA変換、OPアンプ等のアナログ回路と連携する形でデジタル側の設計を最適化します。回路全体の動作を俯瞰する力が養われます。
⑤安全規格適合設計・量産化対応 各種安全規格への適合検討から、量産フェーズへの橋渡しまでを担います。製品が世に出るまでの全工程を少人数チームで経験できます。
アピールポイント:
【FPGA・デジタル設計の専門性を高精度な計測器で磨く】
電子計測器という「精度が全て」の製品において、HDLを用いたFPGA・ゲートアレイ設計を実務で担えるポジションです。学生時代にVHDL・Verilogを学んだ方、マイコン制御に興味を持つ理系学生にとって、教科書の知識を本物の製品設計へと直結させられる貴重な環境です。デジタル制御とアナログ回路が融合する計測器開発の現場で、ハードウェアとソフトウェアの境界領域を横断的に経験できる点は、スペシャリストとしての市場価値を大きく高めます。
少人数チームによる開発スタイルのため、FPGA設計の担当者として製品全体の仕様から量産化まで責任を持って関与でき、一つひとつの判断が製品品質に直結する実感を得られます。
給与は大卒226,000円・修士240,000円（2026年度）からスタートし、賞与年2回・昇給年1回の体制で技術力の向上が処遇に反映されます。各種社会保険・労災保険完備、退職金制度あり、家賃補助・食事補助といった福利厚生も整備されており、長期的なキャリア形成の基盤が整っています。
勤務地は埼玉県比企郡滑川町の東松山工業団地内で、マイカー通勤・無料駐車場完備。東武東上線「森林公園駅」利用も可能で、埼玉県内から無理なく通勤できます。完全週休2日制・夏季および年末年始の長期休暇制度により、集中して設計に向き合う時間と、しっかり休める時間の両方が保証されています。
求める人材:
理工系新卒 高専・大学、大学院卒業
・未経験OK ・髪型・髪色自由 ・オフィスカジュアルOK ・制服貸与 ・ピアスOK ・ひげOK ・ネイルOK
勤務時間・曜日:
8:45 - 17:15(休憩45分)
・日勤のみ ・フレックスタイム制度あり
休暇・休日:
完全週休2日制、祝日、会社創立記念日、年末年始、夏季休暇他
・土日祝休み ・年間休日110日以上 ・平日のみの勤務OK ・長期休暇あり ・家庭都合休OK
勤務地:
埼玉県比企郡滑川町大字都77-1　東松山工業団地
アクセス:
東武東上線「森林公園駅」徒歩20分
・現場直行直帰OK ・車通勤OK ・バイク通勤OK ・交通費支給 ・転勤なし
給与:
【固定残業代】 なし
【給与詳細】 ・大卒　226,000円、修士　240,000円（2026年度）
・時間外勤務手当、通勤手当全額支給、家賃補助、家族手当他 ・賞与：年2回（6月と12月に支給） ・昇給：年1回
待遇・福利厚生:
【待遇・福利厚生】 ・各種社会保険、労災保険加入 ・定年60歳、再雇用制度あり ・マイカー通勤（無料駐車場完備） ・通勤手当：実費支給 ・家賃補助、食事補助 ・制服無償貸与
【試用期間】 あり
3ヶ月
変更なし
【求人の特徴】 ・昇給・昇格 ・賞与あり（ボーナス有） ・食事補助あり ・社員食堂あり ・空調完備 ・住宅手当あり ・社会保険完備(健康保険・厚生年金保険・労災保険・雇用保険) ・研修あり ・退職金あり
その他:
【応募について】 （１）応募フォームからまずはご応募下さい
（２）担当より電話・メール・SMSなどでご連絡いたしますので、ご対応をお願いします
社内確認用ID###adcmt001###
雇用形態: 正社員
給与: 226,000円 (月給) 以上
平均所定労働時間（1か月当たり）: 160時間

FPGA・HDL設計エンジニア/電気電子系新卒

FPGA・HDL設計エンジニア/電気電子系新卒

This job is no longer available

Talents

Recruiters

About