[DRAM PHY] Physical Implementation Engineer

오픈엣지는 인공지능 기술을 더 많은 사람이,

더 가까이에서 누릴 수 있도록 AI 엣지 컴퓨팅 반도체 IP를 개발합니다.

📍 Location: Seoul, Korea

📍 Position: [DRAM PHY] Senior PI Engineer

PHY팀은 Memory PHY IP를 직접 설계하고, 반도체로 제작하여 검증한 후 팹리스나 디자인 하우스에 공급하는 팀입니다.

기 개발된 LPDDR5/4, GDDR6 PHY 등을 통해 기술을 선도하고 있습니다.

Physical Implementation Enginee는 Synthesis부터 Sign-off STA, Low Power Intent 적용, Equivalence check (LEC)까지 Implementation 과정을 담당하는 직무입니다.

Digital part와 Back-end(PD) 사이의 interface 역할을 하며, 최적의 timing 과 power구조를 확보하는 것을 목표로 합니다.

담당 업무

• Logic synthesis & Optimization
• DFT: Scan insertion 및 Coverage 분석
• Constraint & STA management: SDC 작성/검증
• Multi-Corner 환경에서 STA 및 Timing ECO 수행
• Timing Violation 분석, Timing Closure 및 Timing ECO 수행
• Low Power Implementation: UPF 작성/검증 및 Power Consumption 측정/분석
• Formal Verification 및 Function ECO script 작성
• Cross-Functional Bridge: Digital part 와 Timing Feasibility 검토 및 Back-end와의 소통

자격 요건

• PI 분야 8년 이상의 실무 경력을 보유하신 분
• 반도체, 컴퓨터 공학, 전기·전자공학 관련 전공 학사 이상이신 분
• Product Development 전체 Cycle 경험을 보유하신 분
• RTL/Digital Design 및 Physical Design 조직과 원활하게 협업할 수 있으신 분
• 해외여행 결격 사유가 없으신 분

우대 사항

• Project Leading, Technical Leader 또는 조직 관리 경험을 보유하신 분
• SoC 또는 대규모 Digital IP Implementation 경험을 보유하신 분
• Advanced Node 공정에서 Implementation을 수행한 경험을 보유하신 분
• 복잡한 Clock 구조 및 Multi-Clock Domain 설계 경험을 보유하신 분
• Timing ECO 및 Functional ECO 자동화 경험을 보유하신 분
• Tcl, Python, Perl, Shell 등을 활용한 Script 작성 및 Flow 자동화 경험을 보유하신 분
• DFT, Physical Design 또는 Verification 업무에 대한 이해를 보유하신 분
• 취업 보호 대상자에 해당하시는 분
• ※ 보훈 대상자 및 장애인 등은 관련 법령에 따라 우대합니다.

채용 전형

서류 전형 > 1차 면접 (직무 인터뷰) > 2차 면접 (리더십 인터뷰) > 처우 협의 > 최종 합격

• 서류 전형: 이력서 및 자기소개서 (자유 형식, 필수), 포트폴리오 (자유 형식, 선택)
• 전형 절차는 지원 포지션 및 필요에 따라 변경될 수 있습니다.
• 전형 일정 및 결과는 지원 시 작성하신 이메일로 개별 안내 드립니다.
• 지원 시 합격 여부와 관계없이 지원 알림 메시지를 전달 드립니다.

기타 사항

• 입사 지원 서류에 허위 사실이 발견될 경우 채용 확정 이후라도 채용이 취소될 수 있습니다.
• 성별, 보훈 대상자, 장애 여부는 채용 과정에서 어떠한 불이익도 미치지 않습니다.