AI芯片建模与性能分析工程师 (MJ000529)

该职位来源于猎聘 岗位职责： 1、负责AI芯片及相关计算系统的架构建模、性能建模和仿真平台开发，包括但不限于标量处理器、向量处理器、矩阵计算单元、片上存储、DMA、及高速互联等模块。 2、基于芯片微架构设计，搭建Cycle-accurate或接近Cycle-accurate的性能模型，准确模拟指令执行、流水线、访存、数据搬运、资源竞争及模块间交互行为。 3、建立AI计算任务的性能分析模型，对典型AI算子、Kernel及大模型工作负载进行性能评估和瓶颈分析。 4、支持芯片架构设计空间探索，对计算能力、存储层次、带宽、并行度、流水线深度、队列深度等关键参数进行建模和性能评估，为架构选型提供量化依据。 5、与芯片架构、RTL、编译器及软件团队协作，定义模型接口、性能行为及验证方法，推动模型与RTL实现的一致性校准。 6、开发和维护芯片性能仿真基础设施，包括配置系统、Trace驱动、统计分析、性能Counter及自动化测试框架。 7、基于实际模型、RTL仿真或FPGA/芯片测试数据进行模型校准，分析模型与真实硬件之间的性能差异。 8、研究GPU、NPU、TPU及其他AI加速器架构，跟踪大模型训练、推理、MoE、Attention、集合通信等场景对芯片架构的新需求。 任职要求： 1、计算机、电子工程、微电子、自动化或相关专业，本科及以上学历。 2、熟悉计算机体系结构和数字芯片基本原理。 3、熟悉处理器流水线、指令调度、数据相关、资源冲突、Backpressure、Memory Latency等性能建模关键机制。 4、具备较强的软件开发能力，熟练掌握C/C++，并熟悉Python、Scala等至少一种脚本或高级开发语言。 5、有Cycle-level、Cycle-accurate或事件驱动仿真器开发经验，能够独立完成复杂芯片模块的行为和性能建模。 6、具备良好的性能分析能力，能够从算力、访存带宽、通信带宽、Latency、Utilization等维度分析系统性能瓶颈。 7、熟悉Linux开发环境及基本软件工程方法，具备良好的代码设计和调试能力。 8、具备良好的沟通能力和跨团队协作能力，能够将芯片架构设计转化为清晰、可验证的建模方案。