数字设计工程师

该职位来源于猎聘 主要工作职责： 1. 贯彻落实公司质量方针和质量目标,按照ISO9001质量管理标准的执行； 2. 负责芯片模块级或子系统级的 RTL 设计（Verilog/SystemVerilog），完成代码编写、逻辑综合和时序分析。 3. 参与芯片架构设计，微架构定义及设计文档编写。 4. 配合验证团队进行功能调试、覆盖率分析和 bug 修复。 5. 完成低功耗设计（UPF/CPF）及功耗优化。 6. 参与 FPGA 原型验证，协助硬件调试。 7. 负责设计模块的时序约束（SDC）编写，协助后端完成 STA 收敛。 8. 参与芯片回片测试、性能分析及问题定位。 任职资格： 基本要求 1. 微电子、电子工程、计算机等相关专业，本科及以上学历。 2. 3 年以上数字设计经验（优秀硕士应届生可适当放宽）。 3. 精通 Verilog / SystemVerilog 语言，熟悉数字电路设计流程。 4. 熟悉至少一种主流 EDA 工具（Synopsys DC、Cadence Genus、Formality、LEC、PT 等）。 5. 理解时序分析（STA）、低功耗设计流程，会编写 SDC 约束。 6. 熟练使用 Linux 环境下的脚本语言（Python/Perl/Tcl/Makefile）。 7. 具备良好的英语阅读能力（芯片手册、协议标准）。 8. 逻辑清晰，有团队合作精神，责任心强。 加分项（满足任意一项优先） 1. 有 USB/Ethernet/MIPI 等高速接口设计经验。 2. 熟悉 ARM CPU 或 RISC-V 处理器核集成。 3. 掌握 跨时钟域设计（CDC） 解决方案及工具。 4. 熟悉 DFT（Scan/MBIST）或 形式验证 方法。 5. 参与过 车规芯片（ISO 26262） 功能安全设计流程。 6. 有多电压域、低功耗设计（Power Gating/Clock Gating）实际项目经验。