芯片综合工程师

该职位来源于猎聘 岗位职责： 1、负责SoC芯片全流程的逻辑综合工作，完成从RTL代码到门级网表的转化，在功耗、性能、面积（PPA）维度实现最优收敛。 2、独立完成时序分析与STA signoff工作，熟练编写SDC约束，覆盖clock、reset、低功耗等各类时序检查场景，成为流片前的时序把关人。 3、与前端设计、验证、后端布局团队紧密协同，定位并解决综合过程中的时序违例、拥塞、功耗超标等问题，保障项目按节点推进。 4、搭建并优化综合与STA自动化流程，沉淀可复用的脚本、方法学与Checklist，持续提升团队交付效率和结果一致性。 5、跟踪行业内先进工艺下的综合与时序技术发展，引入新工具、新方法，支撑更大规模、更高频率的复杂芯片设计需求。 岗位要求： 1、微电子、电子信息、计算机等相关专业本科及以上学历，10年及以上数字芯片综合相关工作经验，有完整SoC项目从RTL到Signoff全流程落地经验者优先。 2、深入理解数字IC前端到后端的完整设计流程，精通掌握DC/Genus综合工具、Formality等价性校验工具、PrimeTime时序分析工具，能独立完成大规模模块的综合与时序收敛工作。 3、精通SDC时序约束语法与各类时序检查规则，熟悉时钟树、跨时钟域、异步路径的时序处理方法，能独立完成全芯片STA Signoff，精准定位并解决复杂时序违例问题。 3、精通掌握Tcl/Python/Perl/Shell中至少一种脚本语言，具备搭建自动化综合流程、批量时序分析工具与约束校验脚本的能力，能通过自动化手段提升团队交付效率。 4、精通低功耗设计方法学，掌握UPF规范，了解时钟门控、电源域隔离、状态保持等低功耗策略的综合实现方式，能配合低功耗团队完成功耗相关的综合优化与校验。 5、具备良好的跨团队协作与问题攻坚能力，能和前端设计、验证、后端布局团队高效沟通，在多项目并行、节点紧张的场景下，快速定位并解决综合全流程中的各类突发问题。 6、精通先进工艺流片经验、DFT可测性设计相关经验，或AI芯片、高性能计算芯片综合项目经验者，可优先考虑。