系统性能架构师

该职位来源于猎聘 岗位职责范围

• 全栈性能瓶颈的定位与攻坚

贯通推理框架调度、图编译、算子实现、Kernel 微架构级优化、Runtime 与驱动、硬件特性利用等所有层级，带队攻克最难的性能问题——框架 overhead、访存模式、流水线编排、计算单元利用率、片上/片间互联带宽等。

• 驱动软硬协同与下一代芯片定义

将软件负载特征（计算密度、访存行为、通信模式、精度分布）转化为架构需求（存储层级与容量、片上互联、指令集、精度格式、多芯片扩展能力），参与下一代芯片的架构定义与 pre-silicon 性能建模，在流片前锁定正确的性能决策。

• 编程模型的设计与演进

主导芯片编程模型（Kernel DSL / Triton 类前端 / tile 级 IR 等）的技术路线决策，权衡自研与拥抱开源生态（Triton / MLIR / torch.compile 后端等），并主导内部推广、客户布道与生态建设。

• 定义性能目标体系，刻画性能边界

建立 E2E 性能指标体系（模型级时延/吞吐/性价比、硬件利用率）与性能研究方法论（解析建模、Roofline 分析、仿真模拟）

• 建设组织的性能工程能力

沉淀性能分析方法论与实践，建立性能设计评审机制，培养高级工程师梯队，让“用数据说话、向边界看齐”成为工程文化。

任职要求

• 具备全栈贯通能力和扎实的系统性能、体系结构、编译器或 AI 框架相关经验，在以下至少一个领域有深入研究和hands on经验：主流推理框架的调度与执行，PyTorch 框架内部机制，算子Kernel优化、深度学习编译器技术、GPU/NPU 微架构（存储层级、SIMT/数据流阵列、互联拓扑）。要求掌握每一层的性能模型与设计权衡，能与该领域专家深度对话，做出正确判断并帮助领域专家寻找下一步优化方向
• 有可量化的旗舰级性能成果，或主导过某颗 AI 芯片软的基准测试提交，并取得业界认可的成绩
• 具备跨组织的技术领导力与影响力，出色的cross team沟通和协调能力；
• 保持一线的技术敏锐度与动手能力。

加分项

• 有从 0 到 1 建设 AI 加速器完整软件栈（框架，编译器或runtime）的经历，深刻理解 AI软件栈某一层的核心要素
• 主导过 MLPerf 提交并取得有说服力的成绩；
• 在Triton / PyTorch / vLLM / TRT-LLM 等项目的 Committer 或重要贡献者；
• 参与过芯片架构定义或 pre-silicon 性能建模，理解流片成本约束下的软硬取舍；
• 对新编程范式（异步执行模型、数据流架构、生成式 Kernel、稀疏/低精度执行）有实质性探索；
• 有面向大客户的技术布道、售前或生态建设经历，理解“把芯片能力讲清楚”本身就是一项硬技术。