Digital Design Engineer(CD)(J11210)

该职位来源于猎聘 工作职责： 1. 参与数字IC项目规格定义，完成模块级Spec编写与评审； 2. 负责模块级RTL设计、实现与维护，保证代码质量、可综合性和可复用性； 3. 编写测试用例，完成功能仿真与调试，定位并修复RTL缺陷； 4. 使用Synopsys/Cadence综合工具对RTL代码进行逻辑综合，完成时序、面积、功耗的初步评估与优化； 5. 参与芯片回片后的硅后测试与调试，配合完成功能验证、性能评估及问题定位。 任职资格： 1. 本科及以上学历，微电子、电子工程、计算机、通信等相关专业； 2. 熟练掌握Verilog HDL，具备良好的RTL编码风格和扎实的数字电路基础； 3. 熟练使用Synopsys或cadence工具链（如Design Compiler/genus、PrimeTime等）进行综合，时序与功耗分析； 4. 熟练使用NC-Verilog、VCS等仿真工具； 5. 熟悉Linux工作环境，掌握常用命令及至少一种脚本语言（Shell/Tcl/Perl/Python）； 6. 具备良好的团队协作、沟通能力和问题分析能力； 7. 有CIS、MIPI/LVDS、图像处理相关经历优先。