资深 FPGA 开发工程师

该职位来源于猎聘 【工作內容】 1. 核心逻辑开发：负责算法及功能模块的 RTL 设计与实现，并完成各模块之间 Data Path 设计与优化，包括 Noc/AXI/AXI-Stream等。 2. 系统级整合：负责 PCIe、DDR 等高速 IP 的集成与调试，完成 FPGA SoC 系统级软硬件协同开发。 3. 硬件调试与性能优化：负责 Simulation、Implementation、Timing Closure 及 FPGA 上板调试，分析并解决硬件设计中的性能与稳定性问题。 【经验要求】 1. 具备 Xilinx / AMD FPGA 开发经验，熟悉 Versal、Zynq / MPSoC 等异构 SoC 架构者优先。 2. 具备 PCIe、DDR、Noc/AXI 等高速接口或数据通路开发经验者优先。 【技术要求】 1. Verilog / SystemVerilog：熟练掌握 RTL 设计，具备高性能 Pipeline、并行处理及数据通路设计能力。 2. Vivado：熟悉 Vivado 工具链，能够独立完成 RTL、Simulation、Synthesis、Implementation、Timing Analysis 及 Bitstream 开发流程。 高速 IP 整合：熟悉 PCIe Endpoint、DDR Controller、AXI / AXI-Stream、DMA 等高速 IP 的配置、集成及调试。 3. 硬件调试：熟悉 ILA 等 FPGA 调试工具，具备定位 PCIe、DDR、AXI 及高速数据通路问题的能力。