数字中端工程师(J10203)

该职位来源于猎聘 投递简历时请标明投递校招岗位全称与期望办公城市。 职责描述： 1、负责数字时钟复位设计、数模接口时序要求定义，输出项目SDC约束； 2、负责逻辑综合，对接前端设计和后端P&R； 3、负责形式验证，保证网表与RTL功能一致性； 4、负责静态时序分析（STA）与时序收敛； 5、负责IP交付数据包的生成与规范化处理； 6、参与部分DFT设计。 任职要求： 1、微电子、集成电路、电子信息等相关专业，硕士及以上学历； 2、掌握DC、Formality等中端工具，熟悉Perl、Python、Makefile等脚本语言； 3、熟悉逻辑综合与时序分析，了解约束编写、时序优化收敛及PPA分析； 4、有高速接口IP或SoC中端相关项目、实习经验者优先，有流片经验者加分； 5、具备良好的学习能力、沟通能力与团队协作精神。