数字前端设计工程师（PCle）

该职位来源于猎聘 岗位职责： 1、负责PCIe Controller/PHY 的spec 定义、IP选型、集成及RTL开发，参与模块级、SoC级验证方案制定，与验证团队协作完成功能验证。 2、负责综合、时序分析及性能优化，确保设计满足规范要求。 3、深入理解PCIe Base Spec/CEM，参与系统架构设计与优化。 4、负责芯片回片后的First-light和系统Bring-up，管理上电时序、参考时钟（RefClk）、复位信号（PERST#）等关键链路。 5、在不同PVT条件下进行信号质量和链路稳定性分析。 6、深入分析LTSSM状态机，定位链路训练问题（如 Recovery、EQ超时、Deskew等），分析Flow Control、Credit、ACK/NAK 等协议问题，支持Gen3/4/5/6 高速链路调优。 7、设计和优化PCIe低功耗状态（L0s, L1, L1.1, L1.2, L2/L3）切换逻辑，优化ASPM策略，平衡功耗与性能，管理WAKE#、CLKREQ# 等带外信号时序。 8、支持量产测试、系统问题定位与客户问题分析，推动设计、验证、测试问题闭环优化。 任职要求： 1、硕士及以上学历，3年以上的PCIe方向的电路设计工作经验和测试经验。 2、精通verilog语言和逻辑设计。 3、至少参与过一个完整PCIe产品周期（设计+bring-up+debug优先）。 4、深入理解PCIe Base Specification和CEM规范。 5、具备高速接口调试经验（示波器、BERT、协议分析仪）。 6、熟练使用Teledyne LeCroy/Keysight/Tektronix等设备。 7、具备良好的解决问题、分析问题的能力和系统调试技能。 Base:珠海/深圳/西安/合肥