Process IP Application Engineer

Location : 新竹科學園區

Work experience : 3 year

Education : 碩士

工作經驗：

3年以上

工作項目：

1. Standard Cell Library 支援與維護。

2. NVM (eFuse, OTP, eFlash) IP 支援與維護。

應徵條件：

1. 碩士及以上電機、資訊相關科系畢業。

2. 熟悉 Verilog語法與RTL Synthesis及Simulation 等相關數位IC Design Flow者佳。

3. 有Standard Cell Library、Memory Compiler及 NVM相關經驗者佳。

4. 有矽智財管理或合約管理相關經驗者佳。