SoC/NPU 架构师

该职位来源于猎聘 岗位职责： 1、根据大模型 AI 推理卡芯片的 SOC Spec、NPU 计算需求和应用场景，完成 SoC + NPU 系统架构设计、模块划分、接口定义及架构文档； 2、负责 NPU 架构设计，包括计算核心、矩阵/向量/张量单元、片上存储层次、NoC、DMA、调度控制、指令集/微架构等，建立早期性能模型，评估算子与模型级性能； 3、负责 SoC 架构设计，包括 CPU、总线、内存、外设、安全、时钟复位、低功耗等子系统，完成 IP 选型、系统建模、性能/带宽/时延/功耗评估； 4、负责 多卡 Scale-up 互联架构设计，包括片间高速互联协议、拓扑、路由、交换、内存语义、一致性与集合通信加速，优化 AllReduce/AllGather/ReduceScatter 等通信模式，支撑张量并行、流水并行、专家并行等分布式推理； 5、协同编译、算法、软件、封装、硬件和后端团队，结合板级应用，完成从芯片、封装到硬件系统的实现方案，支持 FloorPlan、PR、时序与功耗协同； 6、跟踪 AI 芯片、NPU、HBM、CXL、UCIe、Scale-up 互联等技术趋势，参与技术路线和产品定义。 任职资格： 1、5 年以上 SoC 或 NPU 系统架构设计经验，有 AI 加速器、GPU、NPU 或大模型推理芯片项目经验优先； 2、熟悉基于 ARM M/A 系列或 RISC-V 处理器的 SoC 架构，熟悉 AMBA 总线、NoC、加密及各种标准外设接口，熟悉 SoC 前后端开发流程，熟悉性能和功耗评估； 3、深入理解 NPU/AI 加速器架构，包括矩阵/向量/张量计算、数据流、片上存储、DMA、调度、指令集、量化/稀疏，以及 Transformer/MoE 等大模型推理优化； 4、对 PCIe、DDR、HBM 等 SOC 模块架构有深入理解，有高速接口、SerDes、CXL、UCIe 等开发经验优先； 5、具备多卡/多芯 Scale-up 互联架构经验，熟悉互联拓扑、交换路由、内存一致性、集合通信、带宽/时延建模与拥塞控制；有 NVLink/NVSwitch、InfiniBand/RoCE、CXL 或自定义高速互联经验优先； 6、了解后端 FloorPlan、PR、时序/功耗分析基本流程、熟悉大模型推理框架或编译栈者优先。