Mohamed Mourad HAFIDHI

1. Analyse des besoins et des exigences : Évaluer les besoins en termes de capacités de communication, de bande passante, de fiabilité, etc., pour définir les spécifications de l'architecture du répéteur sous-marin. 2. Conception de l'architecture FPGA : Concevoir l'architecture globale du répéteur sous-marin en utilisant des circuits programmables (FPGA). Identifier les composants clés, les interfaces et les flux de données nécessaires pour garantir des communications sous-marines fiables. 3. Codage en VHDL : Développer et implémenter l'architecture du répéteur sous-marin en utilisant le langage VHDL. Écrire le code VHDL pour chaque composant du répéteur, en suivant les spécifications et les normes requises. 4. Tests et simulations : Réaliser des tests approfondis et des simulations pour valider l'architecture du répéteur sous-marin. Utiliser des outils de simulation pour évaluer les performances, détecter les problèmes potentiels et optimiser le fonctionnement du système. 5. Maquette pour la validation de l'architecture (Proof of Concept) : Mettre en place une maquette du répéteur sous-marin pour tester et démontrer la viabilité de l'architecture conçue. Collaborer avec des équipes multidisciplinaires, notamment des ingénieurs en optronique, en logiciel et en matériel, pour assurer une intégration réussie. 6. Documentation : Documenter l'architecture conçue en créant des schémas, des spécifications techniques, des interfaces et des processus de fonctionnement détaillés. Rédiger des rapports complets sur les tests, les simulations et les résultats obtenus lors de la validation de l'architecture.

Mission : Prototypage de la chaîne audio pour un ASIC Description des tâches : 1. Définition des plans de prototypage audio et rédaction des documents : - Analyser les spécifications de la fonction audio du système et définir les exigences du prototypage. - Élaborer un plan détaillé pour le test de la chaîne audio. - Rédiger des documents techniques, tels que des manuels d'utilisation et des rapports de test. 2. Développement en C++ des fonctions audio : - Implémenter les fonctions audio requises en utilisant le langage C++. - Assurer la compatibilité et l'interopérabilité avec les autres composants du système. - Effectuer des tests unitaires pour vérifier la fonctionnalité et la qualité du code. 3. Ajout des modules VHDL et intégration dans la carte : - Concevoir et développer les modules VHDL nécessaires pour le traitement audio. - Intégrer les modules VHDL avec les composants existants. - Effectuer des simulations pour valider le bon fonctionnement des modules VHDL. 4. Debug et correction des bugs : - Identifier et résoudre les problèmes de fonctionnement, les bugs et les erreurs dans la chaîne audio. - Utiliser des outils de débogage, tels que des analyseurs logiques, pour trouver et corriger les problèmes. - Collaborer avec l'équipe pour effectuer des tests de validation et de vérification. Environnement technique requis : - Langages de programmation : VHDL, C++ - Outils de développement : Quartus, ALDEC - Outils d'intégration continue : Jenkins - Plateforme matérielle : Arria10

- Etude d’une nouvelle architecture électronique pour l’automobile (pour RENAULT) - Validation et pré-intégration sur des cartes électronique MPSOC Zynq Ultrascale+ de Xilinx Environnement technique : - Environnement de développement numérique : Vivado, SDK - Gestion de version : Git - Langage de programmation : VHDL, C - Protocoles et Technologies : CANFD, Ethernet TSN, SPI, I2C, UART, TCL - Matériels : Carte Zynq MPSOC Ultrascale+

Résumé — Avec l’avancée technologique, la minimisation des transistors et la réduction des tensions d’alimentation ont permis de concevoir des applications complexes à faible consommation. Cependant, en abordant les limites de l’intégration des transistors de faible tension d’alimentation, la fiabilité des circuits devient critique. Les circuits sont sujet des erreurs dues aux perturbations environnementales, défauts de fabrication et interférences. L’apparition de ces erreurs peut affecter le comportement du circuit et générer en sortie un dysfonctionnement du système. Par conséquent, il est de plus en plus important de considérer les effets de ces erreurs dans la conception des futurs circuits. Réalisations : - Contribuer à l’amélioration de la fiabilité des systèmes numériques en introduisant de nouvelles techniques de tolérance aux pannes. - Considérer un exemple d’application (Applications de traitement de signal fiables sur de l’électronique peu fiable ) : les canaux de poursuite d’un récepteur GPS ; Analyser les besoins de l’application en termes de robustesse face aux fautes, adapter les techniques proposées et les intégrer dans l’algorithme GPS. - Un circuit intégré (ASIC) sera conçu en utilisant la technologie 28 nm pour valider les performances de ces techniques et faire les tests de mesures de consommation d’énergie => Préparer l'environnement d'expérimentation : PC <=> FPGA1 <=> ASIC(FPGA2) * / Développement VHDL/C, test, simulation et validation sur des cartes de Xilinx : ZedBoard (FPGA1), Virtex 6 ML 605(FPGA2). Environnement technique : - Outils de développement numérique : les outils de Xilinx (ISE, Vivado, XPS, SDK, Chipscope …), Matlab - Simulation : Modelsim - Matériels : ZedBoard, Viretx 6 ML 605. - Langages de programmation/description : C, VHDL